Searching PAJ

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-284329

(43) Date of publication of application: 03:10.2003

. (51)Int.Cl.

HO2N 3/155

(21)Application number: 2002-087128

(71)Applicant ::SEIKO EPSON CORP

(22)Date of filing:

26.03.2002


(72)Inventor: NISHIMAKI TATSUO

(54) POWER SOURCE CIRCUIT AND PWM CIRCUIT

PROBLEM TO BE SOLVED: To provide a power source circuit which can PWM-control a 0-to-100% duty range and which can response at a high speed.

SOLUTION: The power source circuit comprises a DC-DC converting circuit having a PMOS (QP1) and an NMOS (QN1) connected in series between an input terminal 1 and a reference voltage input terminal 2 for obtaining a DC output voltage PWM: controlled as an output by alternately turning on the PWM signal, an error amplifier 40 for comparing the DC output voltage with the. reference voltage to output an error voltage, and a PWM circuit 30: for PWM-controlling the 0-to-100% duty range in response to the error output of the amplifier 40. In this circuit, the circuit 30 forms a triangular signal deviated at a half period by a

charging/discharging circuit for generating the triangular signal by using first and second frequency dividing clocks (each in 500 kHz) deviated at the half period from each other, and combines the triangular signals by first and second Schmitt trigger circuits as first and second PWM signals to generate a PWM signal.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] [Date of registration]

3573137 09.07.2004

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Citation /

(19)日本国特許庁(JP)

H02M 3/166

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-284329

(P2003-284329A) (43)公開日 平成15年10月3日(2003.10.3)

(61) Int.Cl.7

微別記号

F I

H 0 2 M 3/166

デーマコート^{*}(参考) H 5 H 7 3 O

P

審查請求 有

請求項の数4

OL (全 12 頁)

(21)出剧番号

特題2002-87128(P2002-87128)

(22)出頭日

平成14年3月26日(2002.3.26)

(71)出顧人 000002369

セイコーエブソン株式会社

東京都新宿区西新宿2丁目4番1号

(72) 発明者 西牧 辰夫

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(74)代理人 100095728

弁型士 上柳 雅誉 (外2名)

Fターム(参考) 5H730 AA14 AS01 AS05 BB13 BB57

DD04 DD12 DD26 DD32 EE13


EE39 FDOI FF02 FG05

(54) 【発明の名称】 電源回路及びPWM回路

(57)【舆約】

【映理】0~100%デューティ範囲のPWM制御が可能で、高速応答が可能な電源回路及びPWM回路を提供すること。

【解決手段】電源入力端子1と基準電位入力端子2間にPMOS(QPI)とNMOS(QNI)を直列に接続し、PWM信号にて交互にオンさせ、出力としてPWM制御された直流出力電圧を得るDC-DC変換回路と、その直流出力電圧を基準電圧と比較し誤整理圧を出力するエラーアンプ40と、このエラーアンプ40の誤棄出力に応じて0~100%デューティ範囲のPWM制御を行うPWM回路30とを具備し、PWM回路30は、互いに半周期ずらした第1,第2の分周クロック(各500kHz)を用いて、三角波生成用の各光放電回路にで互いに半周期ずれた三角波信号を作り、各三角波信号を第1,第2のシュミットトリガ回路にて第1.第2のPWM信号としそれらを合成して、PWM信号を生成する。



(2)

特朋2003-284329

【特許請求の範囲】

【 請求項1 】 電源電圧と基準電位間に直列に接続され た上位トランジスタと下位トランジスタを有し、各トラ ンジスタを各PWM信号にて制御し、出力としてPWM 制御された直流出力電圧を得るDC-DC変換回路と、 前記DC-DC変換国路の直流出力電圧を基準電圧と比 較し誤差量を出力する誤差検出手段と、

1

前記誤差検出手段の誤差出力に応じて0~100%デュ ーティ範囲のPWM信号を生成して、前記DC-DC変 換回路に対してPWM制御を行うPWM回路と、 を具備したことを特徴とする電源回路。

【謝水項2】 前記PWM回路は、

前記誤差検出手段からの誤差信号を入力し、互いに半周 期ずらされた所定周波数の第1, 第2のクロックを用い て、互いに平周期ずらされかつ前記限整信号に応じた扱 幅の第1, 第2の三角液信号を尘成した後、第1, 第2 の電位判定回路を用いて互いに半周期ずらされた第1. 第2のPWM信号を生成する第1、第2のPWM回路

前記第1, 第2のPWM回路からの第1, 第2のPWM 20 信号を合成し、前記所定周波数の2倍の周波数のPWM 個母を出力する合成回路と、

を有して構成されることを特徴とする請求項1に記載の 能源回路。

【謝求項3】 前記第1のPWM回路は、

所定周波数のメイン基準クロックに基づいて作成された デューティ 50%の分周信号が供給される分周信号入力

前記メイン基準クロックを2分周し互いに半周期ずらし て作成された第1, 第2の分別クロックのうちの第1の 30 分周クロックが供給される第1のクロック入力端子と、 恒額起圧としての入力電圧が供給される電源入力端子

前記與差検出手段からの與差出力が入力される入力端子

基準電位が与えられる基準電位入力端子と、

第1のエラーアンプと第1の基準抵抗と第1の電流制御 用Pチャンネルトランジスタとを有し、前記第1のエラ ーアンプの-端子に前記誤差出力が入力され、該第1の エラーアンプの+端子が前記第1の電流側御用Pチャン ネルトランジスタのドレインと前記第1の基準抵抗の直 列接続点に接続され、前記第1のエラーアンプの出力端 が前記第1の電流制御用Pチャンネルトランジスタのゲ ートに接続され、前記第1の電流制御用Pチャンネルト ランジスタのソースが前記電源入力端子に接続され、前 記第1の基準抵抗が前記基準電位入力端子に接続された 第1の電圧-電流変換回路と、

第1の電流供給用Pチャンネルトランジスタと第1の充 電用コンデンサと第1の放電用Nチャンネルトランジス タとを有し、前記第1の電流供給用ロチャンネルトラン 50 タとを有し、前記第2の電流供給用ロチャンネルトラン

ジスタのソースが前記電源入力端子に接続されそのドレ インが前記第1の充電用コンデンサを介して前記基準額 位入力端子に接続され、前記第1の充電用コンデンサの 両端に並列に前記第1の放電用Nチャンネルトランジス タのドレイン、ソースが接続され、前記第1の電流供給 用Pザャンネルトランジスタのゲートは削記第1の電流 制御用ドチャンネルトランジスタのゲート及び前記第1 のエラーアンプの出力端に接続され、前記第1の放電用 Nチャンネルトランジスクのゲートは前記第1のクロッ ク入力場子に接続され、前記第1の放電用Nチャンネル トランジスタが、そのゲートに供給される前記第1の分 周クロックで周期的にオンして前記第1の充電用コンデ ンサの充電電荷を放電させ、第1の三角波信号を出力す る第1の充放館原路と、

前記第1の完理用コンデンサの出力端に得られる前記第 1の三角波信号を入力し、所定のしきい値にて矩形波信 号を生成する第1のシュミットトリガ回路と、

前記第1のシュミットトリガ回路からの矩形波信号と前 記分周信号入力端子からの分周信号とをそれぞれ入力す る2つの2入力NOR素子を用い、互いにその出力を他 のNORの入力として帰還して、第1のPWM佰号とし て出力するR-S NORラッチで構成される第1のラ ッチ回路と、

を有して構成され、

前記第2のPWM回路は、

所定周波数のメイン基準クロックに基づいて作成された デューティ 5 0 %の分周信号が供給される前記分周信号 入力端子と、

前記メイン基準クロックを2分周し互いに半周期ずらし て作成された第1、第2の分間クロックのうちの第2の 分周クロックが供給される第2のクロック入力端子と、 電源電圧としての入力電圧が供給される前記電源入力艦 予と、

前記典差検出手段からの誤差出力が入力される前記入力 端子と、

基準電位が与えられる前記基準電位入力端子と、

第2のエラーアンプと第2の基準抵抗と第2の電流制御 用Pチャンネルトランジスタとを有し、前記第2のエラ ーアンプの一端子に前記誤芝出力が入力され、該第2の エラーアンプの+端子が前記第2の電流側御用Pチャン ネルトランジスタのドレインと前記第2の基準抵抗の直 列接統点に接続され、前記第2のエラーアンプの出力端 が前記第2の電流制御用Pチャンネルトランジスタのゲ ートに接続され、前記第2の電流制御用Pチャンネルト ランジスタのソースが前記電源入力端子に接続され、前 記第2の基準抵抗が前記基準電位入力端子に接続された 第2の似圧一貫流変換回路と、

第2の電流供給用Pチャンネルトランジスタと第2の充 電用コンデンサと第2の放電用Nチャンネルトランジス (3)

特開2003-284329

ジスタのソースが前記電源入力端子に接続されそのドレインが前記第2の充電用コンデンサを介して前記基準電位入力端子に接続され、前記第2の充電用コンデンサの阿端に並列に前記第2の放電用Nチャンネルトランジスタのゲートは前記第2の電流供給用Pチャンネルトランジスタのゲート及び前記第2の放電用Nチャンネルトランジスタのゲートは前記第2の放電用Nチャンネルトランジスタのゲートは前記第2の放電用Nチャンネルトランジスタのゲートは前記第2のクロック入力端子に接続され、前記第2の放電用Nチャンネルトランジスタが、そのゲートに供給される前記第2の分間クロックで周期的にオンして前記第2の充電用コンデンサの充電電荷を放電させ、第2の三角被信号を出力する第2の充放電回路と、

前記第2の充地用コンデンサの出力端に得られる前記第2の三角波信号を入力し、所定のしきい値にて矩形被信号を生成する第2のシュミットトリガ国路と、

前記第2のシュミットトリガ回路からの矩形被信号と前記分類信号入力端子からの分周信号をインバータにて反転した信号とをそれぞれ入力する2つの2入力NOR素 20子を用い、互いにその出力を他のNORの入力として帰還して、第2のPWM信号として出力するR-S NORラッチで構成される第2のラッチ回路と、

を有して構成されていることを特徴とする臍求項2に記 錠の痕源回路。

【開求項4】 制御信号を入力し、互いに半周期ずらされた所定周波数の第1,第2のクロックを用いて、互いに半周期ずらされかつ前記制御信号に応じた振幅の第1,第2の三角被信号を生成した後、第1,第2の延位判定回路を用いて互いに半周期ずらされた第1,第2のPWM回路と、前記第1,第2のPWM回路からの第1,第2のPWM 信号を合成し、前記所定周波数の2倍の周波数のPWM 信号を出力する合成回路と、

を有して構成されることを特徴とするPWM回路。

【発明の詳細な説明】

[0001]

【発明の風する技術分野】本発明は、電源回路及びPWM回路に関し、特に、同期整流型電源回路などにおいて、出力電圧の変化を監視して誤避信号を得、三角波を用いてPWM信号を生成する際に、0~100%デューティ範囲のPWM信号を作成可能にし、出力電圧の制御範囲を広げることができるようにした電源回路及びPWM回路に関する。

[0002]

【従来の技術】近年、携帯電話などのモバイル機器が背及し、負荷となる回路を臨池で駆動する機会が増えており、電源回路の消費電力が小さいことが必要不可欠となっている。また、電源回路は、負荷変動に対して高速に応答可能であることも必要不可欠となっている。

【0003】特に、集独回路を使用した電子機器の普及 に伴い、低電圧で低消費電力の安定化直流電源が必要と なる。

【0004】 負荷及び入力の変動に合わせて、トランジスタをオン、オフさせてスイッチ作用で電源の安定化を図れば、無駄に消費される電力を少なくできるため、耐源の効率が非常に良くなる。つまり、トランジスタのオン期間(取いはオンデューティ)を変化させることで電源の安定化を図ることができる。そのような効率的な電源回路として、CMOS 集積回路を用いた同期整流型スイッチングレギュレータがある。

【0005】CMOS集制回路は、Nチャンネルトランジスタ(以下、NMOSと略記する)とPチャンネルトランジスタ(以下、PMOSと略記する)の2種類のMOSトランジスタを組み合わせて構成され、その低消費電力特性ゆえに、LSI技術の主流となっている。

【0006】図7に、CMOS集種回路を用いた間期整 流型スイッチングレギュレータの構成を示している。

[0007] 図7において、憶顔回路は、ハイサイド側のPMOS (以下、上位トランジスタという) (QP1) とローサイド側のNMOS (以下、下位トランジスタという) (QN1) を有し、交互にオン、オフして直流電圧VOUTを出力する同期整流型のスイッチングレギュレータ回路と、このCスイッチングレギュレータ回路の出力電圧を基準電圧源Eの基準電圧値と比較し誤差信号を得るエラーアンプ40と、前記誤差信号に基づいてPWM信号のバルス幅を制御することで、前記スイッチングレギュレータ回路の出力を一定となるよう側側するPWM回路20と、を有して構成されている。

【0008】スイッチングレギュレータ回路は、入力電圧である直流電圧VIN(=電源電圧VDD、例えば4V)が供給される端子1と基準電位VSS(=グランド電位GND、例えば0V)が与えられた端子2との間に、上位トランジスタ(QP1)、下位トランジスタ(QN1)の各トランジスタがドレインDを共通にして直列に接続されている。上位トランジスタ(QP1)のソースSは端子1に接続し、下位トランジスク(QN1)のソースは端子2に接続している。

【0009】上位トランジスタ(QPI),下位トランジスタ(QNI)の各ゲートには、PWM回路20からのPWM信号を出力バッファBA1、BA2で反転して得られた商周被パルスSH、SLが供給され、各トランジスタは該高周被パルスSH、SLにて交互にオン、オフされることにより、両トランジスタの接続点である中間ノードKに交流電圧VMAを発生する。

【0010】中間ノードKと基準電位VSSを与える端子 2との間には、整流用コイルL1と安定化容量COが直列 に接続し、その直列接続点に接続した出力端子4に安定 化容量COで平滑された直流電圧VOUTが出力される。そ 50 して、出力電圧VOUTはフィードバックラインを介して (4)

特開2003-284329

エラーアンブ40の一端子に帰還され、基準電位VSSを与える端子5に接続した基準電圧源Eの基準電圧値と比較される。エラーアンプ40の比較結果である誤差出力VbはPWM回路20に供給され、該誤差出力にてPWM回路20が生成するPWM信号のパルス幅が側御される。この帰還刑御によって、図示しない負荷に供給される出力電圧VOUT(例えば1.5V)が常に一定となるように制御されるようになっている。

【0011】ところで、従来、上記PWM回路20は、. 例えば図8に示すようにコンパレータCOMPで構成さ れている。コンパレータCOMPの一端子には上記エラ ーアンプ40の誤並出力 Vb〔図 9 (a) 参照〕をレファレ ンス信号として入力し、コンパレータCOMPの+端子 には図示しない三角波生成回路で作成された所定周波数 の三角液信号Wsaw [図 9 (a) 参照]を入力し、その比較 油果として、前記誤差出力 Vbに応じてバルス幅の変化 するPWM信号 (図9 (b) 参照) を出力する。このPW M信号は図7の上位トランジスク(QP1),下位トラ ンジスタ (QN1) にゲートパルス SH, SLとして供給 される。ただし、PMOS及びNMOSが同時にオンし て電源電圧VIN回から基準電位VSS側へ貫通電流が流れ ることのないように、下位トランジスク (QN1) に供 給されるゲートパルスSLは、そのパルス幅が上位トラ ンジスタ (QPI) のゲートパルス SHより若干狭くなる ように成形される。

【0012】しかしながら、コンパレータを用いてPW M回路を構成した場合、三角波信号の周波数を例えば1 MH z 程度の高い周波数にしてCMOSインパータ回路を高速スイッチングさせようとすると、その高い周波数に応じたPWM信号を生成することが難しく、高速化が困難であった。

【0013】そこで、上記PWM回路20として、所定 周波数(例えば1MH2)の基準クロックから、前記碑 差出力Vbに応じた傾斜を持った三角波信号を作成し、 該三角波信号をシュミットトリガ回路などの電位判定回 路に供給することにより、誤禁出力Vbに応じたパルス 幅のPWM信号を生成することが考えられている。

【0014】このようなPWM回路20は、例えば図10に示すように構成されている。即ち、PWM回路20は、例えば1MH2の基準クロックCLK [図11(a) 参照]が供給されるクロック入力端子21と、粒源電圧としての入力電圧VINが供給される電源入力端子22と、前記エラーアンプ40からの誤差出力Vbが入力される入力端子23と、基準電位VSSが与えられる基準低位入力端子23と、基準電位VSSが与えられる基準低位入力端子24と、エラーアンプ201と基準抵抗Rと電流制御用PMOS (QP2) とを有し、エラーアンプ201の十端子がPMOS (QP2) のドレインと基準抵抗Rの直列接続点に接続され、エラーアンプ201の出力端がPMOS (QP2) のゲートに接続さ

れ、PMOS (QP2) のソースが電源入力端子22に 接続され、基準抵抗Rの一端が基準配位入力端子24に 接続された花圧ー電流変換回路と、電流供給用PMOS (QP3) と充電用コンデンサCと放電用NMOS (Q N2) とを有し、PMOS (QP3) のソースが電源入力 端子22に接続されそのドレインがコンデンサCを介し て基準電位入力端子24に接続され、コンデンサCの両 端に並列にNMOS (QN2) のドレイン、ソースが接 統され、PMOS (QP3) のゲートはPMOS (QP 2) のゲート及び前記エラーアンプ201の出力端に接 続され、NMOS (QN2) のゲートはクロック入力端 子21に控続され、NMOS(QN2)がそのゲートに 供給される前記基準クロックCLKで関期的にオンして 前記コンデンサCの光電電荷を放電させ、三角波信号W -CLKを出力する充放電回路と、前記コンデンサCの 出力端に得られる三角波信号W-CLK (図11(b)参 照〕を入力し、所定のしきい値VTHにて矩形波信号〔即 ちPWM信号、図11(o)参照] を生成するシュミット トリガ回路202と、を有して構成されている。上記の PMOS (QP2) とPMOS (QP3) とは同一サイズ で同一形状を有しており、互いにミラーのトランジスタ である。

【0015】この構成では、電圧一電流変換回路は、基 準抵抗Rを流れる電流iによって生ずる電圧降下i・R がエラーアンプ40より入力される誤差電圧Vbに等し くなるようにエラーアンプ201が働き、電流を制御す る結果、PMOS (QP2) 及び抵抗Rを通して電流i (=Vb/R) が流れる。その結果、誤差電圧Vbに対 応した地流がPMOS (QP2) に流れ、同時に同じ性 流がPMOS (QP3) にも流れる。従って、エラーア ンプ40より入力される誤差電圧Vbの値に応じてPM OS (QP2), PMOS (QP3) の各トランジスクに 流れる電流量が変化し、その結果コンデンサロに充電さ れる電圧も誤逆電圧Vbの値に応じて変化する。例え ば、誤差電圧Vbが上がると、コンデンサCに充電され る電流値もリニアに増加するので、一定のクロック周期 ごとの光放電にて作成される三角彼信号の波高値は応圧 Vbの増加に対応したものとなり、結果として図11(b) の契線被形の、点線被形②、 OのようにコンデンサCの 両端に生成される三角被信号の傾斜が変わる。これによ り、シュミットトリガ回路202でしきい値VTHによっ て切り取られるPWM信号のパルス幅は、図11(c)の **| 実織波形①、点線波形②,③のように大きくなる。即** ち、誤蹇電圧Vbに応じて、三角波信号の傾きが変わり PWM信号のパルス幅が制御されることになる。

【0016】図10のPWM同路によれば、応答性に優れたシュミットトリガ回路を用いることによって、誤差出力Vbの変動に応じた高速のPWM例御を実現でき、応答性を向上させることができる。

50 [0017]

(5)

特開2003-284329

【発明が解決しようとする課題】上述したように、図10のPWM回路では、誤差電圧Vbが上がると、リニアに電流値が上昇するので、三角被信号の傾きが変わってPWM信号のパルス幅が制御できるが、電圧Vbが上昇したからといって流れる電流値には限界があるので三角被信号の傾きが90° ならば、PMOS(QP1)のゲートに供給されるPWM信号(SH)のオンに寄与するパルスデューティは100% [PMOSはローアクティブであるので、図10のPWM信号がオールハイのときPMOSは常時オンとなりオンデューティは100%となる〕であるが、このデューティ100%に近いところまでPWM信号のパルス幅(ローアクティブ)を狭くすることは難しい。

7

【0019】ところで、このようにPMOSのゲートに、パルス幅の狭い(即ち100%に近いオンデューティの)PWM信号を必要とする理由は次の通りである。 【0020】即ち、PWM信号をオールハイ、即ちPMOSのオンデューティを100%としてPMOSを常時オンしたい場合もある。その理由を、図12を参照して 20 説明する。

【0021】入力電圧VIN (= VDD) が4.0Vであるとし、これからスイッチングレギュレータ回路にて75%デューティのPWM信号を用いて3.0Vの出力電圧VOUTを得ているとすると、デューティ幅75%の電圧比である。ここで、入力電圧VINが4Vを維持していればよいが、入力電圧VINが降下してきて例えば3.0Vになった場合、PWM信号として出力できる最大のオンデューティは精々80%位であるので、出力電圧VOUTは3.0Vの入力電圧VINの80%、即ち2.4Vが最30大の出力となってしまう。もしも、PWM信号として0~100%までのデューティ範囲が可能であるとすると、3.0Vの入力電圧VINに対して100%デューティ、即ち3.0Vの出力電圧を維持でき、これを負荷に供給することが可能となる。

【0022】一方、近年、集積四路を低電圧化・低消費 電力化するのに伴い、負荷に供給する出力電圧として1 V以下の低い電圧を供給する必要が生ずる。従って、P WM信号のオンデューティを例えば5%,10%といった低いデューティに設定することが必要となる場合もある。

【0023】そこで、本発明は、上記の問題に鑑みてなされたもので、0~100%デューティ範囲のPWM制御が可能で、高速応答が可能な電源回路及びPWM回路を提供することを目的とする。

[0024]

【課題を解決するための手段】本発明による電源回路は、電源電圧と基準電位間に直列に接続された上位トランジスタと下位トランジスタを有し、各トランジスクを各PWM信号にて制御し、出力としてPWM制御された 50

瓶池出力電圧を得るDC-DC変換回路と、前記DC-DC変換回路の直流出力電圧を蔣準電圧と比較し誤禁量を出力する誤差検出手段と、前記誤差検出手段の誤差出力に応じて0~100%デューティ範囲のPWM信号を生成して、前記DC-DC変換回路に対してPWM制御を行うPWM回路と、を具備したものである。

【0025】本発明のこのような構成によれば、DCーDC変換回路に対してPWM制御を行う際に、誤濫検出 手段の誤差出力に応じて0~100%デューティ範囲のPWM信号を生成して、PWM制御を行うことが可能となり、低い出力電圧が必要な場合は、0%に近いデューティの細幅のPWM信号を生成して、Pチャンネルトランジスタを非常に短時間のみオンさせることで、出力電圧として低い電圧を出力できる一方、電池等による電源電圧が降下してきた時でも、100%デューティのPWM信号を生成して、Pチャンネルトランジスタを常時オンさせることで、出力電圧として電源電圧そのものを出力させることもできる。

【0026】また、本発明において、前記PWM回路は、前記誤差検出手段からの誤差信号を入力し、互いに ・ 時期ずらされた所定周波数の第1,第2のクロックを 用いて、互いに半周期ずらされかつ前記誤差信号に応じた振幅の第1,第2の三角波信号を生成した後、第1, 第2の配位判定回路を用いて互いに半周期ずらされた第 1,第2のPWM信号を生成する第1,第2のPWM回路と、前記第1,第2のPWM回路からの第1,第2のPWM回路からの第1,第2のPWM回路からの第1,第2のPWM同号を合成し、前記所定周波数の2倍の周波数のPWM信号を出力する合成回路と、を有して構成されることが好ましい。

【0027】このような構成によれば、最終的な助作周被数の1/2の周波数でかつ互いに半周期ずれた第1,第2のクロックを用いて、互いに半周期ずらされた第1,第2の三角波信号を生成した後、各々シュミットトリガ回路などで構成される第1,第2の電位判定回路を用いて第1,第2のPWM信号を生成し、これらを合成して、最終的な助作周波数のPWM信号を作成するので、誤逆信号に応じて0~100%デューティ範囲のPWM信号を生成することができ、しかもノイズの影響を受けにくい高速なPWM側御を行うことが可能となる。【0028】また、本発明において、前記第1のPWM回路は、所定周波数のメイン基準クロックに基づいて作成されたデューティ50%の分間信息が供給される分周

国路は、所定周波数のメイン基準クロックに基づいて作成されたデューティ50%の分周信号が供給される分周信号入力端子と、前記メイン基準クロックを2分周し互いに半周期ずらして作成された第1,第2の分周クロックのうちの第1の分周クロックが供給される第1のクロック入力端子と、萬部電圧としての入力電圧が供給される電源入力端子と、前記限整検出手段からの誤蓋出力が入力される入力端子と、基準電位が与えられる基準電位入力端子と、第1のエラーアンプと第1の基準抵抗と第1の電流制御用Pチャンネルトランジスタとを有し、第

(6)

特開2003-284329

10

1のエラーアンプの一端子に前記誤差出力が入力され、 酸第1のエラーアンプの+端子が前記第1の電流制御用 Pチャンネルトランジスタのドレインと前記第1の基準 抵抗の直列接統点に接続され、前記第1のエラーアンプ の出力端が前記第1の電流制御用 P チャンネルトランジ スタのゲートに接続され、前記第1の電流制御用Pチャ ンネルトランジスタのソースが前記電源入力端子に接続 され、前記第1の基準抵抗が前記基準電位入力端子に接 続された第1の電圧ー電流変換回路と、第1の電流供給 用Pチャンネルトランジスクと第1の充電用コンデンサ と第1の放電用Nチャンネルトランジスタとを有し、前 記第1の電流供給用Pチャンネルトランジスタのソース が前記電源入力端子に接続されそのドレインが前記第1 の充電用コンデンサを介して前記基準電位入力端子に接 続され、前記第1の充電用コンデンサの両端に並列に前 記第1の放電用Nチャンネルトランジスタのドレイン, ソースが接続され、前記第1の拡流供給用 P チャンネル トランジスタのゲートは前記第1の電流制御用Pチャン ネルトランジスタのゲート及び前記第1のエラーアンプ の出力端に接続され、前記第1の放電用Nチャンネルト ランジスクのゲートは前記第1のクロック入力端子に接 統され、前記第1の放電用Nチャンネルトランジスク が、そのゲートに供給される前記第1の分周クロックで 周期的にオンして前記第1の充電用コンデンサの充電電 荷を放電させ、第1の三角液信号を出力する第1の充放 電回路と、前記第1の充電用コンデンサの出力端に得ら れる前記第1の三角波信号を入力し、所定のしきい値に て矩形被信号を生成する第1のシュミットトリガ回路 と、前記第1のシュミットトリガ回路からの矩形披信号 と前記分周信号入力端子からの分周信号とをそれぞれ入 力する2つの2入力NOR素子を用い、互いにその出力 を他のNORの入力として帰還して、第1のPWM信号 として出力するR-S NORラッチで構成される第1 のラッチ回路と、を有して構成され、前記第2のPWM 回路は、所定周波数のメイン基準クロックに基づいて作 成されたデューティ50%の分周信号が供給される前記 分周信号入力端子と、前記メイン基準クロックを2分周 し互いに半周期ずらして作成された第1. 第2の分周ク ロックのうちの第2の分周クロックが供給される第2の クロック入力端子と、電源電圧としての入力電圧が供給 される前記電源入力端子と、前記誤差検出手段からの誤 並出力が入力される前記入力端子と、基準電位が与えら れる前記基準電位入力端子と、第2のエラーアンプと第 2の基準抵抗と第2の電流制御用Pチャンネルトランジ スタとを有し、前記第2のエラーアンプの一端子に前記 **観発出力が入力され、該第2のエラーアンプの+端子が** 前記第2の電流側御用Pチャンネルトランジスタのドレ インと前記第2の基準抵抗の直列接続点に接続され、前 記第2のエラーアンプの出力端が前記第2の電流側御用 Pチャンネルトランジスタのゲートに接続され、前記第

2の電流制御用 P チャンネルトランジスタのソースが前 記電旗入力端子に接続され、前記第2の基準抵抗が前記 基準配位入力端子に接続された第2の配圧ー電流変換回 路と、第2の電流供給用Pチャンネルトランジスタと第 2の充電用コンデンサと第2の放電用Nチャンネルトラ ンジスタとを有し、前記第2の電流供給用Pチャンネル トランジスタのソースが前記電源入力端子に接続されそ のドレインが前記第2の充電用コンデンサを介して前記 基準館位入力端子に接続され、前記第2の充電角コンデ ンサの両端に並列に前記第2の放電用Nチャンネルトラ ンジスタのドレイン、ソースが接続され、前記第2の電 流供給用Pチャンネルトランジスタのゲートは前記第2 の電流制御用Pチャンネルトランジスタのゲート及び前 記第2のエラーアンプの出力端に接続され、前記第2の 放倒用Nチャンネルトランジスタのゲートは前記第2の クロック入力端子に接続され、前記第2の放電用Nチャ ンネルトランジスタが、そのゲートに供給される前配第 2の分周クロックで周期的にオンして前記第2の光電用 コンデンサの充電電荷を放电させ、第2の三角波信号を 出力する第2の充放電回路と、前記第2の充電用コンデ ンサの出力端に得られる前記第2の三角波信号を入力 し、所定のしきい値にて矩形波信号を生成する第2のシ **ュミットトリガ回路と、前記第2のシュミットトリガ回** 路からの矩形波信号と前記分周信号入力端子からの分周 信号をインバータにて反転した信号とをそれぞれ入力す る2つの2入力NOR架子を用い、互いにその出力を他 のNORの入力として帰還して、第2のPWM信号とし て出力するR-S NORラッチで構成される第2のラ ッチ回路と、を有して構成されていることが好ましい。 【0029】さらに、本発明によるPWM回路は、側御 信号を入力し、互いに半周期ずらされた所定周波数の第 1. 第2のクロックを用いて、互いに平周期ずらされか つ前記刷御信号に応じた振幅の第1, 第2の三角波信号 を生成した後、第1, 第2の電位判定回路を用いて互い に半周期ずらされた第1, 第2のPWM信号を生成する 第1、第2のPWM回路と、前記第1、第2のPWM回 路からの第1,第2のPWM信号を合成し、前記所定周 波数の2倍の周波数のPWM信号を出力する合成回路 と、を有して構成されることを特徴とする。 【0030】このような構成によれば、最終的な動作周

【0030】このような構成によれば、最終的な動作周波数の1/2の周波数でかつ互いに半周期ずれた第1、第2のクロックを用いて、互いに半周期ずらされた第1、第2の三角波信号を生成した後、各々シュミットトリガ回路などで構成される第1。第2の配位判定回路を用いて第1、第2のPWM信号を生成し、これらを合成して、最終的な動作周波数のPWM信号を作成するので、制御信号に応じて0~100%デューティ範囲のPWM信号を生成することができ、しかもノイズの影響を受けにくい高速なPWM制御を行うことが可能となる。このようなPWM回路は、電源回路に限らず、PWM制

50

11

御が必要な各種の電子回路に応用することが可能である。

[0031]

【発明の実施の形態】発明の実施の形態について図面を 参照して説明する。図1は本発明の一実施の形態の触源 回路の構成を示している。図7の従来回路と同一部分に は同一符号を付して説明する。

【0032】図1において、電源回路は、入力館圧VINと基準電位VSSとの間に上位トランジスタ(QP1)と下位トランジスタ(QN1)を有し、これらのトランジスタをPWM信号を用いて交互にオン、オフして直流電圧VOUTを出力する同期整流型のスイッチングレギュレータ回路で構成されるDC-DC変換回路と、このDC-DC変換回路の出力電圧を基準電圧源Eの電圧値と比較し誤差信号を得るエラーアンプ40と、前記誤差信号に基づいてPWM信号のパルス幅のデューティを0~100%制御することが可能であって、前記DC-DC変換回路の出力を一定となるよう制御するPWM回路30と、を有して機成されている。

【0033】DC-DC変換回路は、入力電圧である直 20 流電圧VIN (中抵源電圧VDD、例えば4V) が供給される端子1と基準電位VSS (=グランド電位GND、例えば0.3V) が与えられた端子2との間に、上位トランジスタ (QP1) 、下位トランジスタ (QN1) の各トランジスタがドレインDを共通にして直列に接続されている。上位トランジスタ (QP1) のソースは端子1に接続し、下位トランジスタ (QN1) のソースは端子2に接続している。

【0034】上位トランジスタ(QP1),下位トランジスタ(QN1)の各ゲートには、PWM回路30からPWM信号として高周波パルスSH, SLが供給され、各トランジスタは該高周波パルスSH, SLにて交互にオン,オフされることにより、両トランジスタの接続点である中間ノードKに交流電圧VMAを発生する。

【0035】なお、図2(a),(b)に示すように下位トランジスタ(QN1)のゲートパルスSLは、上位トランジスタ(QP1)のゲートパルスSHとほぼ同期にしているが負荷の状況によりそのパルス幅は風なる。ゲートパルスSHのハイレベルとなる期間は、ゲートパルスSHのハイレベルとなる期間は、ゲートパルスSHのハイレベルとなる期間より狭い幅となるように形成されており、PMOS及びNMOSが同時にオンしないようにすることによって電源VIM側から基準電位VSS側へ質通電流が流れるのを防いでいる。また、下位トランジスタ(QN1)のソース・ドレイン間にはショットキーダイオードSDが接続され、ローサイドトランジスタのプロにおけるローサイドトランジスタへの過程圧防止と電力供給バックアップを行う。

【0036】交流電圧VMAが生成される中間ノードK された分関信号が供給される分周信号入力端子6と、前と基準電位VSSが与えられる端子2との間には、整流用 記メイン基準クロック(例えば1MHz)を2分周し互コイルL1と安定化容量COが直列に按続し、その直列接 50 いに半周期ずらして作成された第1.第2の分周クロッ

(7)

特開2003-284329

続点に接続した出力端子27に安定化容量C0で平滑された直流電圧VOUT (例えば1.5V) が出力され、図示しない負荷に供給される。

【0037】そして、出力の直流電圧VOUTはフィード バックラインを介してエラーアンプ40の一端子に帰還 されており、基準電位VSSが与えられる端子5に接続し た基準電圧源区の電圧値と比較される。

【0038】エラーアンプ40の比較結果である設差 (エラー) 性圧はPWM回路30に供給され、該設差電 圧にてPWM回路33が生成するPWM信号のパルス幅 が側御される。この帰還制御によって、図示しない負荷 に供給される出力性圧VOUT(例えば1.5V)が常に 一定となるように制御されるようになっている。

【0039】上記の構成においては、PWM回路30からのPWM信号は、出力バッファBA1、BA2で反転されて、互いにほぼ同期した適宜のバルス幅を有する高周波(例えば1MHz)バルスSH、SLとなって、上位トランジスタ(QPI)と下位トランジスタ(QNI)の各ゲートに印加される。高周波パルスSH、SLは図2

(a)、(b)に示すようなパルスである。上位トランジスタ (QP1)、下位トランジスタ (QN1)の各トランジスタ タが上記のほぼ同期した高周波パルスSH、SLにて交互にオン、オフすることにより、接続点である中間ノード Kに図2(c)に示すような交流電圧VMAを発生する。この交流電圧VMAに基づいて電流がコイルし1を通り安定化容量COに充電されることによって、出力端子 4には出力電圧VOUTとしての直流電圧が得られる。

【0040】図3は上記PWM回路30の構成例を示す回路図である。このPWM回路30は、図10のPWM回路20とほぼ同じ構成の2つの第1,第2のPWM回路を並列に接続し、前記基準クロック(例えば1MHz)を2分間し互い半周期ずらした2種類の分周クロック(各500kHz)を作成し、第1,第2のPWM回路の各定放電回路にて互いに半周期ずらした三角波信号を作り、各三角波信号をそれぞれ第1,第2のシュミットトリガ回路にて第1,第2のPWM信号とし、それらを合成して、CMOSインバータ回路へのPWM信号として出力する構成としたものである。

【0041】従って、PWM回路30は、エラーアンプ40からの誤差信号Vbを入力し、互いに半周期ずらされ前記誤空信号Vbに応じた振帆の第1,第2の三角波信号を生成し、第1,第2のPWM信号を作成する第1,第2のPWM回路と、この第1,第2のPWM回路からの第1,第2のPWM信号を合成し、PWM信号として出力する合成回路と、を有して構成されている。【0042】上記第1のPWM回路は、例えば1MH2のメイン基準クロック(図4(a) 事限)に基づいて作成された分岗信号が供給される分周信号入力端子6と、前記メイン基準クロック(例えば1MH2)を2分周し互

13

ク(各500kHz) CLK1, CLK2のうち第1の分 周クロックCLK1が供給される第1のクロック入力端 子7と、電源電圧としての入力電圧VINが供給される電 源入力端子9と、前記エラーアンプ40からの誤差出力 Vbが入力される入力端子10と、基準電位VSSが与え られる基準電位入力端子11と、前記誤臺電圧Vbに応 じた電流を生成するための第1の電圧-電流変換回路 と、この第1の電圧一電流変換回路にて生成する電流を 一定クロック周期にてコンデンサC1に光電した後放電 することにより前配誤差電圧Vbに応じた振幅(立ち上 がり傾斜)の三角波信号W-CLK1を生成するための 第1の充放地回路と、前記三角波信号W-CLK1を入 力し矩形波を生成するための第1のシュミットトリガ回 略302と、前記矩形波を一定期間ラッチするための第 1のラッチ回路と、を有して構成されている。

【0043】上記第1の柱圧一弦流変換回路は、エラー アンプ301と基準抵抗R1と電流制御用PMOS(Q P4) とを有し、エラーアンプ301の一端子に前記誤 並出力Vbが入力され、エラーアンプ301の+端子が PMOS (QP5) のドレインと基準抵抗R1の直列接統 20 点に接続され、エラーアンプ301の出力端がPMOS (QP4)のゲートに接続され、PMOS(QP4)のソ ースが電源入力端子9に接続され、基準抵抗R1が基準 電位入力端子11に接続された構成となっている。

【0044】上記第1の充放電回路は、電流供給用PM. OS (QP5) と充電用コンデンサC1と放電用NMOS (QN3) とを有し、PMOS (QP5) のソースが電源 入力端子9に接続されそのドレインがコンデンサC1を 介して基準館位入力端子11に接続され、コンデンサC 1の両端に並列にNMOS (QN3) のドレイン, ソース 30 館位入力端子11に接続された構成となっている。 が接続され、PMOS (QP5) のゲートはPMOS (QP4) のゲート及び前記エラーアンプ301の出力 端に接続され、NMOS (QN3) のゲートはクロック 入力端子7に控続され、NMOS (QN3) がそのゲー トに供給される前記クロックCLK1で周期的にオンレ て前記コンデンサC1の充電電荷を放電させ、三角波信 **身W-CLK1 [図4(e)参照] を出力する構成となって**

【0045】上記第1のシュミットトリガ回路302 は、前記コンデンサC1の出力端に得られる三角波信号 W-CLK1を入力し、所定のしきい値VTH1にて矩形波 信号〔即ち第1のPWM信号、図4(g)参照〕を生成す る構成となっている。

【0046】上記第1のラッチ回路は、前記第1のシュ ミットトリガ回路302からのPWM信号と分周信号入 力端子6からの分周信号とをそれぞれ入力する2つの2 入力NOR※子303, 304を用い、互いにその出力 を他のNORの入力として帰還して、第1のPWM信号 (PMM1) として出力するR-S NORラッチで構成さ れている。

(B)

姆朋2003-284329

14

【0047】一方、上記第2のPWM回路も、第1のP WM回路とほぼ同様な構成となっており、例えば1MH zのメイン基準クロック [図4(A)参照] に基づいて作 成された分周信号が供給される分周信号入力端子6と、 前記メイン基準クロック(例えば1MHz)を2分周し 互いに半周期ずらして作成された第1、第2の分周クロ ック(各500kH2)CLK1,CLK2のうち第2の 分周クロックCLK2が供給される第2のクロック入力 端子8と、電源電圧としての入力電圧VINが供給される 10 - 電源入力端子9と、前記エラーアンプ40からの誤差出 力Vbが入力される入力端子10と、基準独位VSSが与 えられる基準配位入力端子11と、前記誤差電圧Vbに 応じた電流を生成するための第2の電圧-電流変換回路 と、この第2の地圧-電流変換回路にて生成する電流を 一定クロック周期にてコンデンサC2に充電した後放電 することにより前記麒差電圧Vbに応じた振幅(立ち上 がり傾斜)の三角波信号W-CLK2を生成するための 第2の充放龍回路と、前記三角波信号W-CLK2を入 力し知形波を生成するための第2のシュミットトリガ回 路312と、前記矩形波を一定期間ラッチするための第 2のラッチ回路と、を有して構成されている。

【0048】上記第2の電圧一電流変換回路は、エラー アンプ311と基準抵抗R2と電流制御用PMOS(Q P6) とを有し、エラーアンプ311の一端子に前記誤 差出力Vbが入力され、エラーアンプ311の+端子が PMOS (QP7) のドレインと基準抵抗R2の直列接続 点に接続され、エラーアンプ311の出力端がPMOS (QP6) のゲートに接続され、PMOS (QP6) のソ ースが電源入力端子 B に接続され、基準抵抗R2が基準

【0049】上記第2の充放電回路は、電流供給用PM OS (QP7) と充電用コンデンサC1と放電用NMOS (QN4) とを有し、PMOS (QP7) のソースが電源 入力端子9に接続されそのドレインがコンデンサC2を 介して基準電位入力端子11に接続され、コンデンサC 2の両端に並列にNMOS (QN4) のドレイン, ソース が接続され、PMOS (QP7) のゲートはPMOS (QP6) のゲート及び前記エラーアンプ311の出力 端に接続され、NMOS (QN4) のゲートはクロック 入力端子?に接続され、NMOS(QN4)がそのゲー トに供給される前記クロックCLK1で周期的にオンレ て前記コンデンサC2の充電電荷を放電させ、三角波信 号W-CLK2 (図4(f)参照) を出力する構成となっ ている。

【0050】上記第2のシュミットトリガ回路312 は、前記コンデンサC2の出力端に得られる三角波信号 W-CLK2を入力し、所定のしきい値VTH2にて矩形波 信号 [即ち第2のPWM信号、図4(h)参照] を生成す る構成となっている。

50 【0051】上記第2のラッチ回路は、前記第2のシュ (B)

特期2003-284329

16

ミットトリガ回路312からのPWM信号と分周信号入力端子6からの分周信号をインバータ314にて反転した信号とをそれぞれ入力する2つの2入力NOR素子313、315を用い、互いにその出力を他のNORの入力として帰還して、第2のPWM信号(PWM2)として出力するR-S NORラッチで構成されている。

15

【0052】上記合成回路は、前記第1,第2のPWM 信号(PWM1), (PWM2)の論理和をとるオア回路(又はノア回路321とノット回路322の組合わせ回路)で構成されている。

【0053】次に、図4〜図6を参照して図3の回路の作用・効果を説明する。なお、上記第1, 第2のPWM回路の各動作は、図10のPWM回路の動作とほぼ同様であるので説明を省略する。

【0054】図4において、(a)は例えば1MHzのメ イン基準クロックMain-CLK、(b)はメイン基準クロックM ain-CLKに基づいて作成されるデューティ50%の分周 信号Div-main、(o)は(a)のメイン基準クロックMain-CLK を2分周した例えば500KHzの分間クロックCLK1、 (d)は(a)のメイン基準クロックMain-CLKを2分周した例 20 えば500KH2の分周クロックで、且つ(c)の分別ク ロックに対して半周期ずれた分周クロックCLK2、(e)は (c)の分周クロックCLK1を用いて第1のPWM回路内で 作成される三角波信号VI-CLK1、(f)は(d)の分周クロック GLK2を用いて第2のPWM回路内で作成される三角液信 号W-CLK2、(g)は(e)の三角波信号W-CLK1に基づいて作成 されるPWM信号 (PWM1)、(h)は(f)の三角波信号W-CL K2に基づいて作成されるPWM信号 (PWM2) 、(i)は第 1, 第2のPWM信号 (PWM1), (PWM2) を合成して得 られるPWM信号で、図1の上位トランジスタ(QP 1) のゲートにゲートパルス SHとして供給される。 な お、図1の下位トランジスタ(QNI)のゲードに供給 するゲートパルス SLは、図示しない回路にて図2(b)に 示されるようにゲートパルスSHのハイレベル期間内に おいてその期間よりも若干狭めたハイレベル期間を有し たパルスを作成することによって得られる。

【0055】上記の図3のPWM回路30は、図10のPWM回路20とほぼ同じ構成の第1,第2のPWM回路を並列に接続し、前記メイン逃弾クロック(例えば1MHz)を2分周し互いに半周期ずらした2種類の分周クロック(各500kHz)を作成し、第1,第2のPWM回路の各充放電回路にて互い半周期ずらした三角波信号を作成し、各三角按信号をそれぞれ第1,第2のPWM信号を生成し、それらを合成して図4(1)に示すようなPWM信号として出力する。これにより、レベル状値がオールハイからオールローまで可能なPWM信号を生成することが可能となる。

[0056] 図10のPWM回路20のように、単相の 発扱 (W-CLK1のみ) でPWM波形を生成しようとする と、0%デューティ(常時オフ状態)に近い額い幅のPWMパルス(但しローアクティブパルス)や100%デューティ(常時オン状態)に近い広い幅(ローアクティブのためハイレベル部分は細い幅)のPWMパルスを作り出すのは離しいが、本実施の形態(図3)による半周期ずらした2つの発振信号の作成(2相化)を行うことで、0~100%デューティの範囲でのPWM信号によるPWM制御が可能となる。

【0057】図5は上記第1のPWM回路における主要な波形(図4の各部波形に対応)特に三角波を拡大して示す図である。(a)は例えば1MHzのメイン基準クロックMain-CLKに基づいて作成されるデューティ50%の分周信号Div-main、(b)はメイン基準クロックMain-CLKを2分周した例えば500KHzの分周クロックCLK1、(c)は(b)の分周クロックCLK1を用いて第1のPWM回路内で作成される三角液信号W-CLK1、(d)は(o)の三角液信号W-CLK1に基づいて作成される第1のPWM信号(PWM1)をそれぞれ示している。

【0058】三角波信号W-CLK1はその波形の立ち上がりの傾斜が、前述したようにエラーアンプ40からの誤整信号Vbの振幅変化に応じて変化し、結果としてシュミットトリガ回路302にて作成されるPWM信号(PWM1)の幅が変化する。つまり、図5(a)に示すように誤差信号Vbの電圧が大きければ大きいほど三角波の傾斜は、①、②、…⑤のように大きくなり、これに伴い第1のPWM信号(PWM1)のパルス幅はその立ち上がり部分が①、②、…⑤のように左側に移動(即ちローアクティブパルスのデューティは100~50%まで変化)する。このことは、半周期ずれた三角波信号W-CLK2の傾斜、及び第2のPWM信号(PWM2)のパルス幅の変化についても同様である。

【0059】図6は上記の三角液信号W-CLK1、W-CLK2の傾斜範囲(本寒嵐の形態で必要とされる三角液の最大可変範囲)を示している。三角波W-GLK1、W-CLK2の傾斜は、両者とも符号上にて示す範囲のみで良い。図6に示される三角波W-CLK1、W-CLK2の生成タイミング及び傾斜範囲から分るように2つの三角液W-CLK1、W-GLK2とも実線波形の場合はオールロー(常時オフ状態)のPWM制御が可能となり、2つの三角液W-CLK1、W-CLK2とも点線波形の場合はオールハイ(常時オン)のPWM制御が可能となる。

【0060】以上述べ実施の形態によれば、誤差電圧に応じたPWM被形を作成する際に、1つの高い周波数の基準クロックを分周して、互いに半周期ずらした2つの基準クロックを作成し2相化することで、0~100%デューティ範囲のPWM信号を作成でき、制御範囲のより広いPWM制御を行えると共に、シュミットトリガ回路を使用できるため、ノイズの影響を受けにくくかつ高速なPWM制御を実現できる。従って、より高い応答性のPWM回路及びこれを用いた電源回路を実現すること

17

ができる。

【0061】本発明は、以上述べた実施の形態に限るものではなく、本発明の要旨を変えない範囲で各実施の形態を適宜変更して実施することができる。

[0062]

【発明の効果】以上述べたように本発明によれば、0~100%デューティ範囲のPWM制御が可能で、商速応答が可能なPWM回路及びこれを用いた電源回路を契果することが可能となる。

【図面の簡単な説明】

【図1】 本発明の一実施の形態の電源回路の構成を示す図。

【図2】 図1の電源回路のDC-DC変換回路におけるPWM信号SH、SLと中間ノード電位VMAの関係を示すタイミングチャート。

【図3】 図1の電源回路におけるPWM回路の樹成例を示す回路図。

【図4】 図3のPWM回路の各部の信号被形を示すタイミングチャート。

【図5】 図3のPWM回路を構成する第1のPWM回 路の三角変生成及びPWM信号生成を説明する図。

【図6】 図3のPWM回路を構成する第1, 第2のPWM回路において実現可能な三角波傾斜施囲とそれによる効果を説明する図。

【図7】 従来のCMOS集積回路を用いた同期整流型

[図1]

(10) : 特朋2003-284329

スイッチングレギュレータの構成を示す図。

【図8】 図7におけるPWM回路の構成例を示す図。

【図9】 図8の動作を説明するタイミングチャート。

【図10】 図7におけるPWM回路の他の構成例を示す図。

【図11】 図10の動作を説明するタイミングチャート。

10 【符号の説明】

1,9… 離源入力端子

2、11…基準電位入力端子

4…出力端子

6 …分周信号入力端子

7、8…クロック入力端子

10…假垄镇压入力端子

1 2 ··· PWM信号出为端子

30…PWM回路

321と322…合成回路

20 40…エラーアンプ (誤遊検出手段)


QP1…PMOS (上位トランジスク)

QN1…NMOS (下位トランジスタ)


E···基準電圧源


L1…整流用コイル


C0…安定化容量



VES (GND)







(11) 特朗2003-284329 [図3] [図8] Re PWM2 W-CLKI 【図4】 [図7] (a) Main-CLK [(b) Div-main CLK1 ÇLK2 (B) W-CLK! (f) W-CLK2 ج Vec (g) PWM 1 (h) PWM2 [図10] (1) ۸۹ کر 53 7-5 [图9] (b) PWM

PAGE 14/15 * RCVD AT 7/7/2006 2:47:37 AM [Eastern Daylight Time] * SVR:USPTO-EFXRF-3/0 * DNIS:2738300 * CSID: * DURATION (mm-ss):06-46

(12)

将開2003-284329

